【ZiDongHua之“設(shè)計(jì)自動(dòng)化”收錄關(guān)鍵詞：西門(mén)子 EDA 集成電路】
 
　　西門(mén)子EDA的全流程產(chǎn)品組合助力工程師實(shí)現(xiàn)出色的IC設(shè)計(jì)驗(yàn)證效率
 
　　設(shè)計(jì)人員需要一套能夠無(wú)縫地運(yùn)行前端到后端設(shè)計(jì)的集成式工具。西門(mén)子EDA的全流程產(chǎn)品組合提供了執(zhí)行模擬/混合信號(hào)集成電路(IC)設(shè)計(jì)所需的所有不可或缺的工具。本文將簡(jiǎn)要概述使用S-Edit原理圖輸入環(huán)境的前端流程，然后更詳細(xì)地描述Analog FastSPICE™(AFS)平臺(tái)仿真器以及使用該仿真器進(jìn)行基本放大器設(shè)計(jì)驗(yàn)證的步驟。
 
　　S-Edit
 
　　S-Edit通過(guò)一個(gè)直觀且高度可定制的圖形界面與所有西門(mén)子仿真器產(chǎn)品無(wú)縫集成。S-Edit開(kāi)箱即用，非常容易上手，消除了切換工具時(shí)常常需要的大量學(xué)習(xí)時(shí)間。S-Edit頂部提供了全面且可自定義的工具欄，可以輕松訪問(wèn)許多設(shè)計(jì)功能的快捷方式并提高生產(chǎn)效率，因?yàn)闊o(wú)需在復(fù)雜的子菜單和下拉選項(xiàng)中查找功能。與設(shè)計(jì)相關(guān)聯(lián)的庫(kù)和單元、命令窗口以及與實(shí)例或測(cè)試電路相關(guān)聯(lián)的屬性，在S-Edit中的位置都很靈活，可以分離并且易于重新配置，以適合任何工作方式或顯示風(fēng)格。
 
 
　　S-Edit原理圖輸入環(huán)境
 
　　運(yùn)算放大器設(shè)計(jì)
 
　　S-Edit中繪制了一個(gè)八晶體管、兩級(jí)運(yùn)算放大器(op amp)設(shè)計(jì)實(shí)現(xiàn)的簡(jiǎn)易原理圖。底部繪制了虛設(shè)器件，以便為NMOS下拉電流構(gòu)建完整的矩形中心對(duì)稱版圖結(jié)構(gòu)。下圖所示為運(yùn)算放大器設(shè)計(jì)單位增益反饋配置的輸出補(bǔ)償放大器的簡(jiǎn)易直流測(cè)試電路。
 
 
　　一個(gè)兩級(jí)運(yùn)算放大器的原理圖
 
　　直流測(cè)試電路
 
　　仿真設(shè)置
 
　　仿真設(shè)置可以使用下圖所示的相關(guān)工具欄按鈕啟動(dòng)，允許用戶對(duì)各種仿真分析及測(cè)試電路進(jìn)行設(shè)置。
 
　　用于啟動(dòng)仿真設(shè)置窗口的菜單圖標(biāo)
 
　　在仿真設(shè)置窗口中，可以使用Sim testbench（仿真測(cè)試電路）下拉菜單創(chuàng)建測(cè)試電路。選擇仿真器后，圖形界面上的所有相關(guān)仿真選項(xiàng)和分析都會(huì)相應(yīng)地調(diào)整。S-Edit支持三個(gè)仿真器：T-Spice、Eldo™和AFS。針對(duì)此設(shè)計(jì)，已創(chuàng)建若干直流仿真測(cè)試電路。原理圖測(cè)試電路可能與幾個(gè)全部在此菜單下創(chuàng)建、重命名、復(fù)制和保存的不同仿真測(cè)試電路相關(guān)聯(lián)。
 
　　用于直流掃描分析的仿真測(cè)試電路設(shè)置
 
　　值得注意的是，其中沒(méi)有隱藏選項(xiàng)或彈出式菜單，所有內(nèi)容全部顯示在仿真設(shè)置中各個(gè)相應(yīng)的子窗口中。例如，AFS的Simulation Options（仿真選項(xiàng)）子菜單如下圖所示。選擇一個(gè)選項(xiàng)會(huì)在底部顯示用戶手冊(cè)中的簡(jiǎn)要說(shuō)明。
 
　　仿真設(shè)置窗口及幫助