-
- 倒計時1天！首屆IDAS設計自動化產(chǎn)業(yè)峰會企業(yè)集結(jié)完畢！
-
9月18日，首屆IDAS設計自動化產(chǎn)業(yè)峰會(Intelligent Design Automation Summit)將在武漢隆重開啟！
2023-09-18 14:58:41
-
- 把脈產(chǎn)業(yè)發(fā)展 激蕩變革力量，東方晶源與您相約首屆IDAS設計自動化產(chǎn)業(yè)峰會！
-
良率是衡量芯片是否符合標準、計算晶圓成本以及決定是否量產(chǎn)的重要指標。良率越高，最終實際分攤到每一顆正常芯片上的成本就越低。
2023-09-05 11:59:18
-
- 英諾達邀您相聚首屆IDAS設計自動化產(chǎn)業(yè)峰會
-
隨著電路集成度的不斷提高，設計也變得越來越復雜。芯片設計在功耗、可測性、跨時鐘域等各個方面都面臨巨大挑戰(zhàn)。從另一個角度看，芯片后期的查錯和糾錯成本越來越高，出于產(chǎn)品上市時間和成本的壓力，芯片設計團隊需要在設計早期的抽象層就著手提高設計方案的質(zhì)量。
2023-09-02 17:38:19
-
- 賦能數(shù)字設計全流程 芯華章敏捷驗證工具亮相IDAS
-
他在各類型 CPU 與DSP 相關領域擁有超過 20 年的經(jīng)驗，在系統(tǒng)級設計和片上系統(tǒng)（SoC）設計、仿真、優(yōu)化方面有著深刻的洞察，包括系統(tǒng)級處理器仿真與原型設計、操作系統(tǒng)內(nèi)核和驅(qū)動程序、異構以及基于云端的AI芯片設計，憑借在軟硬件協(xié)同設計的豐富實戰(zhàn)經(jīng)驗將為EDA產(chǎn)品和市場帶來更多技
2023-08-29 15:00:22
-
- 芯行紀即將亮相IDAS設計自動化產(chǎn)業(yè)峰會
-
在集成電路設計過程中，片上系統(tǒng)（SoC）的形成需要經(jīng)歷從代碼到網(wǎng)表、再到版圖的一系列復雜步驟，其間種種精細操作環(huán)環(huán)相扣，強烈依附于EDA工具的有力支持。
2023-08-27 19:12:37
-
- 阿卡思邀您相聚首屆IDAS設計自動化產(chǎn)業(yè)峰會
-
芯片驗證是在芯片生產(chǎn)之前驗證芯片設計是否符合芯片定義的需求規(guī)格，該環(huán)節(jié)能夠有效節(jié)省時間與成本，保證芯片質(zhì)量和安全，在一個完整的項目周期中，驗證所占用的時間可高達六七成。仿真和形式化驗證是常見的芯片EDA驗證方式，它們各自都有一套簽核目標。
2023-08-18 00:15:34
