【ZiDongHua 之設計自動化收錄關鍵詞： 北京大學  自動駕駛  機器人   集成電路  EDA】
　　
　　新聞 | 無錫北京大學EDA研究院共5篇論文在ICCAD 2023大會發(fā)表
　　
　　近日，以無錫北京大學EDA研究院為完成單位的5篇論文在美國舊金山舉行的第42屆國際計算機輔助設計會議（ICCAD 2023）上發(fā)表，向國際電子設計自動化（EDA）領域的同行展示了無錫北京大學EDA研究院最新的研究成果。這5篇論文內容涉及EDA算法和物理后端設計，人工智能調度、映射和加速器設計方法隱私計算等多個學術前沿領域。林亦波研究員還獲得了首屆最佳審稿人獎。
　　
　　
　　
　　圖：林亦波研究員獲得ICCAD首屆最佳審稿人獎
　　
　　PART 01
　　
　　考慮二階信息的宏模塊布局
　　
　　優(yōu)化技術
　　
　　宏模塊布局是大規(guī)模集成電路物理設計中的關鍵環(huán)節(jié)，也是近年來備受關注的問題。由于宏模塊占據了芯片版圖大量面積，對最終設計的性能影響巨大。近年來，不少研究嘗試利用人工智能或解析方法改進宏模塊布局，這些方法都依賴混合尺寸布局引擎作為內核。然而，現(xiàn)有的混合尺寸布局內核存在穩(wěn)定性差、不易收斂的問題。林亦波研究員團隊提出了一種改進的混合尺寸布局引擎內核，實現(xiàn)魯棒布局收斂和宏模塊合法化，并在MMS、ISPD2005和TILOS測試用例上分別達到了6.5%、29.6%和33.3%的線長優(yōu)化。通過將該內核集成到英偉達AutoDMP宏模塊布局工具中，提高了帕累托前沿的搜索性能。該工作以《Stronger Mixed-Size Placement Backbone Considering Second-Order Information》為題發(fā)表（博士生陳一帆為第一作者，林亦波研究員為通訊作者）。
　　
　　PART 02
　　
　　AI與異構計算加速物理設計
　　
　　優(yōu)化技術
　　
　　布線擁塞和時序是集成電路物理設計中關注的重要指標。隨著設計復雜度增加，擁塞和時序問題日益凸顯。傳統(tǒng)基于CPU的擁塞和時序分析方法往往在8-16線程即達到飽和，難以通過增加CPU線程繼續(xù)提升效率，導致設計優(yōu)化效率低下。林亦波研究員團隊提出利用AI建模技術和GPU異構并行加速擁塞和時序優(yōu)化，并克服傳統(tǒng)設計流程各環(huán)節(jié)之間的信息依賴。進一步在開源AI for EDA數(shù)據集CircuitNet上進行了驗證，實現(xiàn)了高效擁塞和時序優(yōu)化。該工作為ICCAD邀請報告，并以《Accelerating Routability and Timing Optimization with Open-Source AI4EDA Dataset CircuitNet and Heterogeneous Platforms》為題發(fā)表（博士生江循和郭資政為共同第一作者，林亦波研究員為通訊作者）。
　　
　　PART 03
　　
　　可靠性增強的神經網絡加速器
　　
　　數(shù)據流優(yōu)化算法
　　
　　隨著近年來深度學習的快速發(fā)展，硬件加速器越來越多地應用于自動駕駛、機器人等安全關鍵的領域。然而，加速器通常采用先進的工藝節(jié)點制造來提高性能和能效，但也更容易受到工藝、電壓、溫度和老化（PVTA）變化的影響而產生時序錯誤。通過重新審視時序錯誤的物理來源，發(fā)現(xiàn)加速器中的大部分時序錯誤是由一種特定的輸入模式導致的，我們稱之為關鍵輸入模式。為了提高加速器對于時序錯誤的魯棒性，提出了一種可靠性增強的加速器數(shù)據流優(yōu)化技術（READ），從而有效減少時序錯誤。READ通過探索將訓練好的深度神經網絡映射到加速器時的最優(yōu)計算順序，來減少關鍵輸入模式的出現(xiàn)。在VGG和ResNet上的實驗結果表明，READ平均將時序錯誤率（TER）降低7.8倍。該工作以《READ: Reliability-Enhanced Accelerator Dataflow Optimization using Critical Input Pattern Reduction》為題發(fā)表（張作棟博士后為第一作者，李萌研究員為通訊作者）。
　　
　　PART 04
　　
　　面向邊緣設備的高效內存
　　
　　感知調度算法
　　
　　在資源受限的邊緣端設備上進行深度神經網絡（DNN）推理時，考慮內存的網絡調度變得越來越重要。然而，由于神經網絡的拓撲結構十分復雜，考慮內存的調度變得非常具有挑戰(zhàn)性。該論文提出了基于迭代計算圖優(yōu)化的高效考慮內存的調度框架，采用了一種迭代圖融合算法，可以在保持調度最優(yōu)性的同時簡化計算圖。進一步提出了一個整數(shù)線性規(guī)劃模型，結合拓撲感知的變量剪枝，來高效地調度簡化后的計算圖。在不同的網絡上評估了我們的方法與先前的算法的對比，并證明了該方法在所有的基準測試中都優(yōu)于現(xiàn)有的技術，將峰值內存占用量降低了13.4%以上。該工作以《Memory-aware Scheduling for Complex Wired Networks with Iterative Graph Optimization》為題發(fā)表（博士生仲書璋為第一作者，李萌研究員為通訊作者）。
　　
　　PART 05
　　
　　面向輕量級神經網絡的高效
　　
　　同態(tài)加密打包算法
　　
　　輕量級神經網絡，例如 MobileNetV2，EfficientNet等，以輕量的計算實現(xiàn)了最先進的準確率。然而，現(xiàn)有的基于同態(tài)加密的兩方計算框架并沒有針對這些網絡進行優(yōu)化，導致了高昂的推理開銷。因此，該論文提出了Falcon，一種針對基于同態(tài)加密的兩方計算框架的有效的密集打包算法。Falcon采用了一種零感知的貪心打包算法和一種通信感知的算子切割策略，來提高逐深度卷積的打包密度。Falcon在算子級別較CrypTFlow2, Iron和Cheetah分別實現(xiàn)了超過 15.6 倍，5.1 倍和 1.8 倍的延遲降低。同時，在網絡級別，F(xiàn)alcon 在 Tiny Imagenet 數(shù)據集上分別實現(xiàn)了4.2% 的準確率提升。該工作以《Falcon: Accelerating Homomorphically Encrypted Convolutions for Efficient Private Mobile Network Inference》為題發(fā)表（博士生許天識為第一作者，李萌研究員為通訊作者）。
　　
　　背景鏈接
　　
　　由電氣電子工程師學會（IEEE）和美國計算機學會（ACM）共同舉辦的國際計算機輔助設計會議（ICCAD）被公認為EDA領域最重要的會議之一，享有很高的國際學術地位和廣泛的影響力。該會議是探索EDA研究領域新挑戰(zhàn)、展示前沿創(chuàng)新解決方案和識別新興技術的重要論壇，涵蓋了從器件和電路級到系統(tǒng)級的所有設計與自動化主題、以及后CMOS設計等新型方向。ICCAD 2023為第42屆會議，于2023年10月29日至11月2日在美國舊金山舉行。
　　
　　無錫北京大學EDA研究院是在黃如院士的倡議和關懷下，由北京大學和無錫市高新區(qū)共同發(fā)起成立的民辦非企業(yè)單位。研究院以北京大學集成電路學院為依托，致力于EDA關鍵技術的研發(fā)，并積極推動研究成果產業(yè)化，加速國內EDA產業(yè)的發(fā)展，努力將研究院打造成為產學研相結合的重要平臺，成為國內EDA產業(yè)乃至集成電路產業(yè)發(fā)展的重要引擎。