【ZiDongHua 之設(shè)計(jì)自動(dòng)化收錄關(guān)鍵詞： 集成電路   EDA   中國(guó)科大  設(shè)計(jì)自動(dòng)化】
　　
　　我國(guó)學(xué)者在芯片設(shè)計(jì)自動(dòng)化EDA領(lǐng)域取得進(jìn)展
 
　　
　　我國(guó)學(xué)者在芯片設(shè)計(jì)自動(dòng)化EDA領(lǐng)域取得進(jìn)展
　　
　　北京大學(xué)集成電路學(xué)院黃如院士與梁云教授團(tuán)隊(duì)近期提出了高效的芯片仿真EDA技術(shù)。針對(duì)通用處理器、密碼學(xué)、流式壓縮、深度學(xué)習(xí)等多種架構(gòu)的芯片設(shè)計(jì)，相比于目前最快的開源芯片仿真器Verilator，該技術(shù)能夠?qū)⑿酒抡嫠俣绕骄铀?倍，最高加速4.3倍。論文以《Khronos：融合內(nèi)存訪問的RTL仿真》為標(biāo)題，于2023年10月28日發(fā)表在《芯片微架構(gòu)國(guó)際研討會(huì)》上。
　　
　　芯片仿真是芯片設(shè)計(jì)與驗(yàn)證中不可或缺的一個(gè)環(huán)節(jié)，同時(shí)也是最耗時(shí)的一個(gè)環(huán)節(jié)。芯片仿真主要借助EDA工具，通過計(jì)算機(jī)結(jié)合測(cè)試激勵(lì)來模擬芯片在真實(shí)環(huán)境下的運(yùn)行狀況，幫助工程師通過各種調(diào)試手段來判斷運(yùn)行結(jié)果是否符合預(yù)期。根據(jù)統(tǒng)計(jì)，芯片設(shè)計(jì)與驗(yàn)證的70%的時(shí)間用在仿真和驗(yàn)證。芯片仿真中的一個(gè)重要步驟是寄存器傳輸級(jí)（RTL）仿真。在RTL仿真中，軟件RTL仿真器因?yàn)槠潇`活性高和調(diào)試能力強(qiáng)，在RTL仿真中有重要的地位。然而，軟件RTL仿真速度慢，需要消耗大量時(shí)間。廣泛使用的軟件RTL仿真器主要來自美國(guó)的EDA公司包括新思（Synopsys）的VCS，英特爾（Intel）的ModelSim和開源的Verilator等。針對(duì)工業(yè)級(jí)的大規(guī)模設(shè)計(jì)，軟件RTL仿真往往需要幾天甚至幾周的時(shí)間，嚴(yán)重制約了芯片開發(fā)的流程。因此，面對(duì)芯片開發(fā)時(shí)間長(zhǎng)的問題，加快RTL仿真的速度非常重要。
　　
　　針對(duì)這一難題，該研究團(tuán)隊(duì)開創(chuàng)性地提出了跨時(shí)鐘周期的RTL仿真方法，能夠大幅減小RTL仿真迭代中的內(nèi)存數(shù)據(jù)傳輸。之前針對(duì)RTL仿真的加速主要是通過圖分割并行或延遲求值（lazy evaluation）等方法。雖然這些優(yōu)化方法在加速仿真上有效，但優(yōu)化能力局限在了一個(gè)周期內(nèi)。該研究團(tuán)隊(duì)通過分析RTL的時(shí)鐘邊緣數(shù)據(jù)依賴，將RTL仿真建模為整數(shù)線性約束下的非線性優(yōu)化問題，通過數(shù)學(xué)建模和求解實(shí)現(xiàn)跨周期的仿真優(yōu)化與加速。這樣的優(yōu)化能顯著提升仿真過程中的指令吞吐量，減小仿真需要的指令總數(shù)。通過跨時(shí)鐘優(yōu)化，減少42%的寄存器狀態(tài)和38%的內(nèi)存訪問，實(shí)現(xiàn)平均2.0倍（最高4.3倍）的仿真加速。
　　
　　目前，該仿真器已經(jīng)開源。接下來，團(tuán)隊(duì)將繼續(xù)優(yōu)化性能，同時(shí)將技術(shù)推廣到中國(guó)的EDA產(chǎn)業(yè)和開源社區(qū)。
　　
　　出版信息
　　
　　標(biāo)題:
　　
　　Khronos: Fusing Memory Access for Improved Hardware RTL Simulation
　　
　　
　　
　　
　　中國(guó)科大在電源管理芯片設(shè)計(jì)領(lǐng)域取得新進(jìn)展
　　
　　近日，中國(guó)科大國(guó)家示范性微電子學(xué)院程林教授課題組設(shè)計(jì)的一款高效率、高電流密度的降壓-升壓直流-直流轉(zhuǎn)換器(Buck-Boost DC-DC Converter)芯片亮相于集成電路設(shè)計(jì)領(lǐng)域最高級(jí)別會(huì)議 IEEE International Solid-State Circuits Conference (ISSCC)。
　　
　　Buck-Boost轉(zhuǎn)換器廣泛應(yīng)用于鋰電池供電的移動(dòng)電子設(shè)備中，將在實(shí)際使用時(shí)變化的電池電壓(2.7 V-4.2 V) 轉(zhuǎn)換為3.4V左右的固定電壓，為應(yīng)用端如射頻功放、藍(lán)牙等模塊供電。為了延長(zhǎng)電池的使用時(shí)間，需要轉(zhuǎn)換器在全電池電壓范圍內(nèi)保持高效率。同時(shí)為了滿足移動(dòng)電子設(shè)備的小型化需求，要求轉(zhuǎn)換器具有高電流密度。
　　
　　現(xiàn)有的Buck-Boost轉(zhuǎn)換器通過引入飛電容減少功率路徑上的功率管數(shù)量來降低導(dǎo)通損耗，但同時(shí)也導(dǎo)致了功率管的耐壓?jiǎn)栴}，限制了效率的提升；為了克服耐壓?jiǎn)栴}，一些工作又引入更多的功率管和飛電容，增加了成本并且降低了芯片的電流密度。隨著移動(dòng)電子設(shè)備集成的功能越來越多，負(fù)載電流越來越大，現(xiàn)有Buck-Boost結(jié)構(gòu)在效率與電流密度之間的折中愈發(fā)挑戰(zhàn)。
　　
　　為此，本研究提出一種新型Buck-Boost轉(zhuǎn)換器拓?fù)浣Y(jié)構(gòu)，該結(jié)構(gòu)中只包含4個(gè)低壓功率管、1個(gè)飛電容、1個(gè)電感，是現(xiàn)有結(jié)構(gòu)中唯一一種僅使用4個(gè)功率管和1個(gè)飛電容而無耐壓?jiǎn)栴}的結(jié)構(gòu)。此外，在飛電容的輔助下，該結(jié)構(gòu)的電感電流以及導(dǎo)通損耗在全電池電壓范圍內(nèi)都得到有效降低。
　　
　　測(cè)試結(jié)果表明，該芯片可實(shí)現(xiàn)98.6%的峰值效率，在1.7 mm2的芯片面積下實(shí)現(xiàn)了最大2.5A的輸出電流。與同類研究相比，本設(shè)計(jì)以最低的芯片成本取得了全電壓轉(zhuǎn)換比下最高效率以及最高電流密度，實(shí)現(xiàn)了效率與電流密度較為完美的折中。
　　
　　出版信息
　　
　　標(biāo)題:
　　
　　A 98.6%-Peak-Efficiency 1.47A/mm2Current-Density Buck-Boost Converter with Always Reduced Conduction Loss
　　
　　芯片系列專題
 
　　https://www.scholarmate.com/G/lrnJZ1
　　
　　該群組目前收集了近期發(fā)表的芯片的相關(guān)成果，可供交流分享，導(dǎo)出
　　
　　如何找到群組？
　
　　pc    端：【我的】-【應(yīng)用】-【群組】搜“科研論文推薦分享”；
　　
　　移動(dòng)端：【我的科研】-登錄科研之友-【更多】-【群組】-搜“科研論文推薦分享”
　　
　　群組提供哪些功能？
　　
　　添加，交流，分享，導(dǎo)出文獻(xiàn)
　　
　　科研之友服務(wù)號(hào)功能介紹
　　
　　科研之友服務(wù)號(hào)和APP也可以訪問群組啦！發(fā)現(xiàn)或創(chuàng)建你感興趣的群組，與同領(lǐng)域的科研人員共享資源、合作交流
　　
　　圖文來源：國(guó)家自然科學(xué)基金委員會(huì)，人民日?qǐng)?bào)
　　
　　編輯：科研之友
　　
　　版權(quán)申明：本文系“科研之友”公號(hào)轉(zhuǎn)載、編輯的文章，編輯后增加的插圖均來自于互聯(lián)網(wǎng)，對(duì)文中觀點(diǎn)保持中立，對(duì)所包含內(nèi)容的準(zhǔn)確性、可靠性或者完整性不提供任何明示或暗示的保證，不對(duì)文章觀點(diǎn)負(fù)責(zé)，僅作分享之用，文章版權(quán)及插圖屬于原作者。如果分享內(nèi)容侵犯您的版權(quán)或者非授權(quán)發(fā)布，請(qǐng)及時(shí)與我們聯(lián)系，我們會(huì)及時(shí)審核處理。