【ZiDongHua 之“設(shè)計(jì)自動(dòng)化”收錄關(guān)鍵詞：合見工軟 EDA 電子設(shè)計(jì)自動(dòng)化 】

　　

　　5月24日，2025 AI-First 國(guó)產(chǎn)EDA芯片設(shè)計(jì)協(xié)同研討會(huì)在南京成功舉辦。上海合見工業(yè)軟件集團(tuán)有限公司AI智能EDA平臺(tái)產(chǎn)品總監(jiān)成功在研討會(huì)上做了《大模型輔助Verilog RTL設(shè)計(jì)技術(shù)與工程實(shí)踐》的主題演講，分享了AI賦能EDA方面的業(yè)界技術(shù)研究動(dòng)態(tài)，并介紹了合見工軟數(shù)字設(shè)計(jì)AI智能平臺(tái)產(chǎn)品UniVista Design Assistant (UDA) 。

 

　　

　　以DeepSeek為?的國(guó)產(chǎn)開源?模型的迅速崛起，為??智能在集成電路領(lǐng)域的應(yīng)?場(chǎng)景落地打下了堅(jiān)實(shí)的基礎(chǔ)。隨著AI賦能EDA技術(shù)的深化，國(guó)產(chǎn)開源?模型有望通過與主流EDA?具鏈的深度集成，推動(dòng)集成電路產(chǎn)業(yè)向智能化、?動(dòng)化?向加速演進(jìn)。 合見工軟在大模型賦能設(shè)計(jì)開發(fā)和驗(yàn)證調(diào)試方面都做了深入的探索，特別是在大模型輔助Verilog RTL設(shè)計(jì)領(lǐng)域。

　　

　　相較于較成熟的大模型賦能軟件編程，大模型賦能Verilog RTL設(shè)計(jì)面臨著開源數(shù)據(jù)稀缺與代碼容錯(cuò)率低的雙重挑戰(zhàn)，合見工軟采用 “大模型+EDA” 閉環(huán)系統(tǒng)突破行業(yè)瓶頸，在技術(shù)研究和產(chǎn)品研發(fā)方面都取得了長(zhǎng)足的進(jìn)步。大模型和EDA工具有各自擅長(zhǎng)的領(lǐng)域。和傳統(tǒng)AI不同，大模型作為一種生成式AI擅長(zhǎng)內(nèi)容生成，例如生成RTL代碼以及testbench 等，但由于大模型本質(zhì)上是一種基于統(tǒng)計(jì)歸納的概率模型，有可能由于“幻覺”等因素使生成的內(nèi)容正確性不足。而EDA工具有著強(qiáng)大的設(shè)計(jì)分析和評(píng)估能力，可以檢查設(shè)計(jì)中的語(yǔ)法錯(cuò)誤，功能錯(cuò)誤，并可對(duì)設(shè)計(jì)做PPA評(píng)估。把大模型和EDA有機(jī)結(jié)合起來(lái)，構(gòu)成閉環(huán)系統(tǒng)，就能取長(zhǎng)補(bǔ)短，充分發(fā)揮大模型的生成和探索能力，同時(shí)利用EDA工具鏈的反饋機(jī)制，指導(dǎo)大模型不斷修正和優(yōu)化設(shè)計(jì)，從而取得比單純用大模型的開環(huán)系統(tǒng)更好的效果。

　　

　　今年2月，合見工軟推出數(shù)字設(shè)計(jì)AI智能平臺(tái)——UniVista Design Assistant (UDA)，是國(guó)內(nèi)首款自主研發(fā)、專為Verilog設(shè)計(jì)打造的AI智能平臺(tái)，融合DeepSeek R1等先進(jìn)大模型與合見工軟自研的EDA引擎，實(shí)現(xiàn)了全棧自主可控軟硬件方案。UDA可提升代碼QoR和正確性10-20%，支持AI輔助的設(shè)計(jì)空間探索和設(shè)計(jì)優(yōu)化，內(nèi)置了仿真和調(diào)試工具，有效提升測(cè)試效率并提供全面的功能驗(yàn)證服務(wù)。

 

　　

　　UDA支持設(shè)計(jì)空間探索策略實(shí)現(xiàn)多個(gè)不同PPA設(shè)計(jì)方案智能比選，為設(shè)計(jì)人員提供設(shè)計(jì)洞見。成總監(jiān)把這一模式生動(dòng)地比喻為 “高德地圖模式” 。高德地圖能為司機(jī)提供多種行車路徑的選擇，例如時(shí)間最短，路程最短以及收費(fèi)最少等。類似的，UDA支持通過大模型生成多種RTL設(shè)計(jì)方案，并可通過合見工軟自研的快速綜合引擎RTL_Eval對(duì)生成的代碼進(jìn)行檢驗(yàn)和評(píng)估，除了可以修復(fù)語(yǔ)法錯(cuò)誤外，也能提供在線的時(shí)序和面積預(yù)估信息，為設(shè)計(jì)人員選擇最優(yōu)設(shè)計(jì)提供參考。

　　

　　除了橫向的設(shè)計(jì)空間探索外，UDA也支持針對(duì)RTL設(shè)計(jì)做深度優(yōu)化，包括對(duì)時(shí)序或面積方向做進(jìn)一步優(yōu)化。UDA通過大模型和EDA有機(jī)結(jié)合的方式，把EDA工具對(duì)設(shè)計(jì)的分析結(jié)果反饋給大模型，也可同時(shí)由設(shè)計(jì)師提供優(yōu)化方案的提示，通過迭代方式調(diào)用大模型對(duì)設(shè)計(jì)做進(jìn)一步優(yōu)化。

　　

　　UDA內(nèi)置了仿真和調(diào)試工具，支持Testbench的自動(dòng)生成，并提供全面的功能驗(yàn)證服務(wù)。用戶可以在統(tǒng)一的開發(fā)環(huán)境中無(wú)縫調(diào)用對(duì)代碼進(jìn)行編譯和分析的邏輯綜合引擎，以及基于UVS的功能仿真引擎， 和基于UVD的功能調(diào)試引擎，實(shí)現(xiàn)設(shè)計(jì)驗(yàn)證的自動(dòng)化和集成化。這不僅提升了代碼的正確性，還顯著優(yōu)化了用戶的使用體驗(yàn)，助力設(shè)計(jì)流程的高效推進(jìn)。

　　

　　設(shè)計(jì)師，大模型和EDA三者有效協(xié)同，將為芯片設(shè)計(jì)帶來(lái)全新的模式，大幅提高設(shè)計(jì)質(zhì)量和生產(chǎn)效率。隨著有著更強(qiáng)自主能力的AI智能體技術(shù)成熟，芯片設(shè)計(jì)將向 “目標(biāo)驅(qū)動(dòng)型” 全流程自動(dòng)化演進(jìn)，合見工軟國(guó)產(chǎn)EDA智能平臺(tái)正在助力大模型落地芯片設(shè)計(jì)領(lǐng)域，重構(gòu)產(chǎn)業(yè)生態(tài)。

　　

　　關(guān)于合見工軟

　　

　　上海合見工業(yè)軟件集團(tuán)有限公司（簡(jiǎn)稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設(shè)計(jì)自動(dòng)化，Electronic Design Automation）領(lǐng)域?yàn)槭紫韧黄品较颍铝τ趲椭雽?dǎo)體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴(yán)峻挑戰(zhàn)和關(guān)鍵問題，并成為他們值得信賴的合作伙伴。