【ZiDongHua之會展賽培壇收錄關(guān)鍵詞：合見工軟 EDA 大模型 數(shù)字孿生 自動駕駛】
 
　　ICCAD 2024：智算未來，合見工軟打造國產(chǎn)智算芯片新基建
 
　　12月11日-12日，上海集成電路2024年度產(chǎn)業(yè)發(fā)展論壇暨第三十屆集成電路設(shè)計業(yè)展覽會（ICCAD-Expo 2024）成功舉辦，合見工軟在本次大會上全面展示了全系列EDA及IP產(chǎn)品。在高峰論壇上帶來針對智算芯片領(lǐng)域的產(chǎn)品策略，展位上展示了數(shù)字驗證的全流程解決方案、全場景數(shù)據(jù)中心級的仿真驗證平臺，針對芯片設(shè)計的可測性設(shè)計（DFT）平臺，系統(tǒng)級EDA平臺以及種類豐富的高速接口IP解決方案等，同時，合見工軟的技術(shù)專家們也在數(shù)字驗證、封裝及IP的專題論壇帶來專業(yè)技術(shù)演講。
 
　　在大數(shù)據(jù)、云計算、人工智能等技術(shù)的發(fā)展下，當(dāng)今世界正在進(jìn)入智算時代。未來，智算芯片的需求特點將越來越多地體現(xiàn)為高性能計算、高精度計算、高能效比、高內(nèi)存帶寬、高互聯(lián)總線帶寬，大規(guī)模設(shè)計及先進(jìn)封裝等等。這對于芯片設(shè)計者來說不可避免地成為新的挑戰(zhàn)，需要在性能提升、能效管理、系統(tǒng)優(yōu)化等多個維度上進(jìn)行探索，以突破算力墻、存儲墻、能耗墻、互聯(lián)墻等諸多方面的限制。
 
　　在12月11日召開的ICCAD 2024高峰論壇上，合見工軟副總裁吳曉忠發(fā)表了“智算時代，合見工軟加速創(chuàng)新未來”的主題演講。吳曉忠指出，合見工軟將致力于智算時代的EDA創(chuàng)新戰(zhàn)略，支持為國產(chǎn)智算芯片公司提供“EDA+IP+系統(tǒng)級”的聯(lián)合解決方案，為智算時代智算芯片的開發(fā)提供有力支持。
 
　　打造國產(chǎn)供應(yīng)鏈推動智算產(chǎn)業(yè)發(fā)展
 
　　合見工軟作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，在展會現(xiàn)場展示了與智算芯片相關(guān)的完整解決方案，包括EDA+IP+系統(tǒng)級方案等。在高峰論壇上，合見工軟副總裁吳曉忠也將演講的主題聚焦于智算時代給國產(chǎn)智算芯片帶來的機遇與挑戰(zhàn)。
 
　　吳曉忠指出，大模型算力在Scaling law(規(guī)模定律)的指導(dǎo)下，當(dāng)前流行的生成式AI大模型擁有從數(shù)十億到數(shù)千億參數(shù)，并使用萬億級別的tokens進(jìn)行訓(xùn)練。2025年這種模式仍將延續(xù)，繼續(xù)以驚人的速度產(chǎn)生數(shù)據(jù)，推動參數(shù)數(shù)量進(jìn)一步增加，使用數(shù)百萬億級別的tokens進(jìn)行訓(xùn)練。
 
 
　　▲合見工軟副總裁吳曉忠
 
　　正是由于人工智能應(yīng)用的驅(qū)動，人工智能訓(xùn)練算力需求自2010年起加速增長，至2024年已增長一億倍。隨著OpenAI o1和未來人工智能的技術(shù)突破會產(chǎn)生新的智算需求。根據(jù)統(tǒng)計數(shù)據(jù)，芯片公司的成長已超過軟件公司，美國股市市值前10大公司有7家來自智算芯片設(shè)計業(yè)。
 
　　近年來，中國持續(xù)推進(jìn)智算芯片產(chǎn)業(yè)，以支撐人工智能的發(fā)展，預(yù)計中國智能算力規(guī)模2027年將達(dá)到1117.4EFLOPS。然而，隨著政治及地緣環(huán)境的變化，中國人工智能產(chǎn)業(yè)從設(shè)計、工具和制造等方面受到了多重限制。
 
　　“在此情況下，中國發(fā)展智算產(chǎn)業(yè)，必須充分利用自身優(yōu)勢，打造國產(chǎn)供應(yīng)鏈。”吳曉忠對此強調(diào)指出，“中國的智算主權(quán)要靠國產(chǎn)智算芯片公司提供，支持國產(chǎn)智算芯片公司的基礎(chǔ)設(shè)施既包括晶圓廠、裝備材料等硬件設(shè)施，也包括EDA工具、硅知識產(chǎn)權(quán)IP等軟件生態(tài)。”
 
 
　　合見工軟是國內(nèi)首家可以為高性能智算芯片設(shè)計提供“EDA+IP+系統(tǒng)級”聯(lián)合解決方案的工具供應(yīng)商。公司發(fā)布的創(chuàng)新產(chǎn)品涵蓋了數(shù)字驗證全新硬件平臺、DFT全流程工具、PCB板級設(shè)計工具以及高速接口IP解決方案等多個領(lǐng)域。這些產(chǎn)品和解決方案的推出，不僅提升了國產(chǎn)EDA工具的技術(shù)水平，也為智算時代算力芯片的開發(fā)提供了有力支持。
 
　　仿真驗證平臺助力突破算力墻存儲墻限制
 
　　算力墻、存儲墻、能耗墻、互聯(lián)墻是智算時代芯片設(shè)計者面臨的重大限制和挑戰(zhàn)。為了滿足人工智能、數(shù)據(jù)中心、自動駕駛等場景對大算力的廣泛需求，芯片尺寸和規(guī)模越來越大，單芯片晶體管多達(dá)百億甚至千億級別。同時，高階工藝和先進(jìn)封裝如Chiplet等技術(shù)的應(yīng)用，也大大增加了芯片的集成度與復(fù)雜度。這使芯片設(shè)計者不得不面臨更多限制與挑戰(zhàn)，也給EDA工具和IP提出更高要求。
 
　　在算力方面，設(shè)計公司面對的挑戰(zhàn)可歸納為復(fù)雜且快速發(fā)展的芯片設(shè)計需求，用戶既要考慮芯片面積的限制，還要考慮在有限單位面積中所采取的不同工藝，此外不同計算體系架構(gòu)里的整體運行頻率也有限制。“這就要求驗證工具除了必須為芯片設(shè)計開發(fā)提供更快速準(zhǔn)確的編譯和更高效的調(diào)試能力，還必須具備更靈活、更統(tǒng)一的全場景驗證平臺。這不僅可提升故障糾錯效率和驗證吞吐量，還能降低大規(guī)模復(fù)雜芯片流片的失效風(fēng)險，并為軟硬件協(xié)同仿真驗證提供強大的數(shù)字孿生能力。”吳曉忠指出。
 
 
　　針對這一需求趨勢，日前合見工軟推出全場景驗證解決方案，其核心是創(chuàng)新的數(shù)據(jù)中心級全場景超大容量硬件仿真加速驗證平臺UniVista Hyperscale Emulator。該平臺將硬件仿真系統(tǒng)的算力提升至數(shù)據(jù)中心級別，系統(tǒng)規(guī)模支持1.6億門到460億門可調(diào)，為國產(chǎn)自研硬件仿真器中首臺可擴(kuò)展至460億邏輯門設(shè)計的產(chǎn)品，其性能可對標(biāo)國際先進(jìn)產(chǎn)品。同時，該平臺大幅提升智算軟件開發(fā)效率，具備完備的高速接口降速橋方案(SA)，具備完備的高速存儲模型方案(MMK)。
 
　　此外，合見工軟還推出新一代PD-AS原型驗證平臺，采用AMD Versal™Premium VP1902 Adaptive SoC作為原型驗證的基礎(chǔ)硬件平臺，擁有18.5M邏輯單元，等效邏輯門數(shù)達(dá)1億門；搭載高速serdes，擁有64lane GTYP和16lane GTM，GTYP的傳輸速度可達(dá)到32Gb/s，GTM的傳輸速度更可高達(dá)56Gb/s；更豐富的接口擴(kuò)展方案：集成2000+個XPIO，同時提供板載大容量DDR4存儲，配套大量的接口擴(kuò)展方案，覆蓋盡可能多的應(yīng)用場景。該平臺適用于智算中小規(guī)模芯片及子系統(tǒng)設(shè)計和驗證，縮減測試進(jìn)程，加快芯片面市。
 
　　合見工軟上述兩大仿真驗證平臺的推出，可為AI智算芯片提供從單卡到多卡組網(wǎng)的系統(tǒng)級功能及性能驗證，有效填補了國內(nèi)大規(guī)模全場景硬件仿真系統(tǒng)的空白。
 
　　DFT平臺工具優(yōu)化架構(gòu)設(shè)計
 
　　無論是算力墻還是存儲墻，都是智算芯片中在數(shù)據(jù)處理和運算過程中遭遇的重要挑戰(zhàn)，特別是在處理需要頻繁訪問內(nèi)存的任務(wù)時，邏輯運算與內(nèi)存速度不匹配的問題尤為突出，往往成為制約智算芯片性能進(jìn)一步提升的關(guān)鍵因素。
 
　　“這需要在芯片設(shè)計時就進(jìn)行全流程可測性設(shè)計（DFT）及診斷，優(yōu)化架構(gòu)，解決內(nèi)存訪問速度的限制等問題。”吳曉忠表示。合見工軟具有完備的DFT設(shè)計以及診斷方案。比如在針對傳統(tǒng)單Die測試方案中，就包括了先進(jìn)的IJTAG協(xié)議，自動化的Shell Flow，統(tǒng)一的數(shù)據(jù)庫UTDB管理工具，自動化的版圖級診斷分析工具。在針對Multi-Die測試方案中，包括基于1149.1 TAP的串行控制機制；Die Wrapper Register，支持對內(nèi)對外測試；以及即將推出的Flexible Parallel Port(FPP)——IEEE1838等。
 
　　以合見工軟9月份最新推出的國產(chǎn)自主知識產(chǎn)權(quán)的可測性設(shè)計（DFT）全流程平臺UniVista Tespert為例。該平臺集成了一系列高效工具，其中頗具代表性地集成了高效的存儲單元內(nèi)建自測試軟件工具UniVista Tespert MBIST，可以有效提高測試設(shè)置的效率和可靠性，有助于芯片公司進(jìn)行架構(gòu)優(yōu)化，解決內(nèi)存訪問速度的限制問題。
 
　　系統(tǒng)級EDA解決方案改善能耗問題
 
　　智算時代的產(chǎn)品設(shè)計越來越需要從系統(tǒng)角度考慮問題，相關(guān)產(chǎn)品如板卡、服務(wù)器、網(wǎng)絡(luò)設(shè)備的復(fù)雜度不斷增加，設(shè)計規(guī)模大、可靠性要求高、周期時間短、布線規(guī)則復(fù)雜。而且隨著計算規(guī)模的擴(kuò)大，能耗問題也日益突出，能耗墻成為橫亙在所有設(shè)計者面前的一大挑戰(zhàn)。需要從架構(gòu)優(yōu)化、系統(tǒng)及封裝級優(yōu)化等層級進(jìn)行改善，這對更高性能、更緊湊、更可靠的PCB設(shè)計與先進(jìn)封裝提出了更高要求。
 
　　針對這一趨勢，合見工軟推出新一代電子系統(tǒng)設(shè)計平臺UniVista Archer，作為自主知識產(chǎn)權(quán)的國產(chǎn)首款高端大規(guī)模PCB設(shè)計平臺，可以滿足日益復(fù)雜的電子系統(tǒng)設(shè)計需求，解決高速、多層PCB設(shè)計中帶來的設(shè)計與仿真挑戰(zhàn)。
 
　　吳曉忠指出：“UniVista Archer平臺包括兩款產(chǎn)品：一體化PCB設(shè)計環(huán)境的Archer PCB和板級系統(tǒng)電路原理設(shè)計輸入環(huán)境的Archer Schematic。采用全新的先進(jìn)數(shù)據(jù)架構(gòu)，部分產(chǎn)品性能大幅提升，能夠精準(zhǔn)洞察用戶的需求習(xí)慣，大幅提升用戶體驗，滿足用戶的復(fù)雜功能需求，為現(xiàn)代復(fù)雜電子系統(tǒng)提供一體化的智能設(shè)計環(huán)境。而封裝與系統(tǒng)級需求的改善能夠有效緩解因計算規(guī)模擴(kuò)大而導(dǎo)致的能耗問題。”
 
　　完整IP產(chǎn)品支持高速互聯(lián)設(shè)計
 
　　智算時代對高速互聯(lián)技術(shù)產(chǎn)品提出更高要求，如高性能以太網(wǎng)RDMA、UCIe、HBM等，不僅體現(xiàn)在傳輸速度上，更在于如何實現(xiàn)更低延遲、更高效率、更強可擴(kuò)展性的全面互聯(lián)，以滿足日益復(fù)雜的數(shù)據(jù)處理和推理需求。
 
　　合見工軟擁有豐富的IP產(chǎn)品可以支持智算高速互聯(lián)的需求，日前推出五款具有自主知識產(chǎn)權(quán)高速接口IP解決方案，包括高性能的網(wǎng)絡(luò)IP、存儲IP及Chiplet接口IP解決方案等，可應(yīng)對智算時代所帶來的網(wǎng)絡(luò)互聯(lián)、先進(jìn)封裝的互聯(lián)集成、高數(shù)據(jù)吞吐量等諸多挑戰(zhàn)。
 
　　以合見工軟的智算網(wǎng)絡(luò)IP解決方案UniVista RDMA IP為例，其可支持200G、400G帶寬的完整RoCEv2傳輸層、網(wǎng)絡(luò)層、鏈路層、物理編碼層，可幫助芯片設(shè)計人員實現(xiàn)快速的RDMA功能集成，解決智算芯片的高帶寬需求問題，可廣泛應(yīng)用于AI、GPU、DPU等多類芯片設(shè)計中，相比于傳統(tǒng)25G/50G RDMA互聯(lián)方案，性能更領(lǐng)先。相關(guān)產(chǎn)品已實現(xiàn)在AI和GPU等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。基于合見工軟全場景驗證硬件系統(tǒng)UniVista Unified Verification Hardware System（簡稱“UVHS”）的400G RDMA組網(wǎng)驗證平臺，在智算芯片上，現(xiàn)已成為國內(nèi)唯一已經(jīng)商用落地的RDMA IP及組網(wǎng)驗證解決方案。
 
　　此外，作為Chiplet集成的關(guān)鍵標(biāo)準(zhǔn)之一，UCIe以開放、靈活、高性能的設(shè)計框架為核心，實現(xiàn)了采用不同工藝和制程的芯粒之間的無縫互連和互通。合見工軟在今年已推出了下一代Chiplet集成創(chuàng)新的全國產(chǎn)UCIe IP解決方案UniVista UCIe IP，該IP產(chǎn)品已在智算、自動駕駛、AI等領(lǐng)域的知名客戶的實際項目中得到廣泛應(yīng)用和驗證，在真實場景中展現(xiàn)出卓越的性能表現(xiàn)和穩(wěn)定可靠的品質(zhì)。合見工軟UCIe IP先進(jìn)制程測試芯片現(xiàn)已成功流片，并在此次ICCAD-Expo展會上展出，該產(chǎn)品是IP領(lǐng)域第二個經(jīng)由硬件驗證過的先進(jìn)制程UCIe IP產(chǎn)品。
 
　　針對智算時代的關(guān)鍵內(nèi)存器件之一的HBM（高帶寬內(nèi)存），合見工軟也在今年推出了加速存算一體化的全國產(chǎn)HBM3/E IP解決方案UniVista HBM3/E IP，其包括HBM3/E內(nèi)存控制器、物理層接口（PHY）和驗證平臺，采用低功耗接口和創(chuàng)新的時鐘架構(gòu)，實現(xiàn)了更高的總體吞吐量和更優(yōu)的每瓦帶寬效率，可幫助芯片設(shè)計人員實現(xiàn)超小PHY面積的同時支持最高9.6 Gbps的數(shù)據(jù)速率，解決各類前沿應(yīng)用對數(shù)據(jù)吞吐量和訪問延遲要求嚴(yán)苛的場景需求問題，可廣泛應(yīng)用于以AI/機器學(xué)習(xí)應(yīng)用為代表的數(shù)據(jù)與計算密集型SoC等多類芯片設(shè)計中，已實現(xiàn)在AI/ML、數(shù)據(jù)中心和HPC等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。
 
　　合見工軟志在為客戶提供可靠的先進(jìn)接口IP整體解決方案，幫助客戶解決在面對新的應(yīng)用場景和封裝形式時在接口實現(xiàn)和使用上的一系列挑戰(zhàn)。合見工軟在提供可靠解決方案之外，還對于部分協(xié)議進(jìn)行優(yōu)化，幫助客戶在使用標(biāo)準(zhǔn)接口時，獲得額外的場景便利性，助力用戶突破互聯(lián)限制。
 
　　在智算時代的浪潮中，合見工軟憑借其“EDA+IP+系統(tǒng)級”聯(lián)合解決方案，為國產(chǎn)智算芯片的設(shè)計提供了堅實的基礎(chǔ)。未來，合見工軟將在自主創(chuàng)新與產(chǎn)業(yè)鏈協(xié)同的基礎(chǔ)上，繼續(xù)不斷發(fā)展完善智算工具，助力國產(chǎn)智算芯片核心競爭力的提升。
 
 
 
　　關(guān)于合見工軟
 
　　上海合見工業(yè)軟件集團(tuán)有限公司（簡稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設(shè)計自動化，Electronic Design Automation）領(lǐng)域為首先突破方向，致力于幫助半導(dǎo)體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴(yán)峻挑戰(zhàn)和關(guān)鍵問題，并成為他們值得信賴的合作伙伴。