【ZiDongHua 之設(shè)計自動化收錄關(guān)鍵詞：上海立芯 設(shè)計自動化 EDA 集成電路】
　　
　　動態(tài) | 上海立芯盛裝亮相IDAS 2024設(shè)計自動化產(chǎn)業(yè)峰會
 
　　上海立芯盛裝亮相IDAS 2024設(shè)計自動化產(chǎn)業(yè)峰會
 
　　
　　第二屆設(shè)計自動化產(chǎn)業(yè)峰會IDAS 2024（Intelligent Design Automation Summit 2024）于2024年9月23日-24日在上海·張江科學會堂隆重舉行。本屆峰會由EDA²主辦，上海市經(jīng)濟和信息化委員會、上海市浦東新區(qū)人民政府支持，上海電子設(shè)計自動化有限公司、上海張江高科技園區(qū)開發(fā)股份有限公司、上海集成電路技術(shù)與產(chǎn)業(yè)促進中心、上海市集成電路行業(yè)協(xié)會、復旦大學、上海交通大學等聯(lián)合承辦，以“逐浪”為主題，秉承“開放創(chuàng)新、合作發(fā)展、互利共贏”的宗旨，致力于構(gòu)建一個面向EDA及集成電路上下游的高端交流平臺。
 
　　
　　作為EDA²的理事單位，上海立芯積極參與本屆峰會，并盛裝亮相展會和論壇環(huán)節(jié)，向與會嘉賓和觀眾展示了公司最新的產(chǎn)品開發(fā)和應用進展，共同探討了數(shù)字EDA技術(shù)與產(chǎn)業(yè)前沿問題。
　　
　　上海立芯重點研發(fā)的數(shù)字設(shè)計工具LeCompiler，基于高度融合的RTL-to-GDSII理念，已實現(xiàn)數(shù)字后端設(shè)計全流程，并支持先進工藝。在客戶端的驗證中，LeCompiler在時序、擁塞、功耗、面積等方面的表現(xiàn)接近或達到業(yè)界標桿工具，甚至在部分場景中超過標桿工具。
　　
　　在數(shù)字后端的簽核領(lǐng)域，立芯的LePower具備完整的電壓降分析、電遷移分析和功耗分析功能，實現(xiàn)對先進工藝支持，精度已通過客戶驗證。
　　
　　在系統(tǒng)級設(shè)計領(lǐng)域，上海立芯打造了3DIC/chiplet規(guī)劃、設(shè)計與分析平臺Le3DIC。該平臺將集成立芯的LeCompiler及其它工具，也提供第三方工具集成，如多物理場仿真，旨在為客戶提供完整的3DIC/chiplet系統(tǒng)級設(shè)計解決方案。
　　
　　上海立芯將持續(xù)聚焦邏輯綜合、布局布線等領(lǐng)域，將核心技術(shù)不斷進行產(chǎn)品化，在客戶端驗證的過程中不斷打磨和升級，同時將AI大模型等新興技術(shù)應用于EDA工具中，打造出具有國際競爭力的產(chǎn)品。
　　
　　在數(shù)字芯片分論壇，上海立芯研發(fā)副總楊曉劍博士發(fā)表題為《面向先進工藝的布局布線挑戰(zhàn)及解決方案》的專題演講。楊博士指出，以FinFET技術(shù)為代表的半導體先進工藝對芯片設(shè)計和EDA工具提出了諸多挑戰(zhàn)，如更復雜的標準單元、寄生效應的影響、增強的耦合效應，以及電源和地線網(wǎng)絡(luò)的處理，都需要在布局布線中予以充分考慮。特別是更高的晶體管密度導致布線資源緊張，設(shè)計規(guī)則檢查（DRC）的要求更加嚴格，同時光刻、蝕刻等可制造性要求也愈加苛刻。上海立芯推出的布局布線工具LeCompiler克服了先進工藝帶來的挑戰(zhàn)，其優(yōu)化分析引擎綜合考慮了DRC、寄生提取變化、耦合效應等因素，增強的布局布線算法可以在嚴格遵守DRC的前提下，進一步優(yōu)化設(shè)計的性能和功耗。
　　
　　洞察產(chǎn)業(yè)趨勢，凝聚產(chǎn)業(yè)力量，把握產(chǎn)業(yè)機遇。上海立芯將加速推進各產(chǎn)品線的技術(shù)突破和工具推廣，攜手用戶、高校以及業(yè)界同仁，以及行業(yè)標準、算力底座等多元相關(guān)方，為構(gòu)建更加開放、協(xié)同、可持續(xù)的EDA生態(tài)系統(tǒng)貢獻力量！